计算机组成与结构试题及参考答案
试题是学好计算机组成与结构课程的必备资料。以下是阳光网小编要与大家分享的计算机组成与结构试题，供大家参考!
计算机组成与结构试题一、选择题
1. 下列机器数中，真值最大的数是__A__
A.[x]补=1.1010 B.[y]原=1.1011 C.[z]反=1.0101
2. 以下给出的浮点数，___B___是规格化浮点数
A.2-10×0.010101 B.2-11×0.101010 C.2-100×1.010100 D.2-1×0.0010101
3. 设在7位字符码的最高位加1位奇校验位，则下列的奇校验码出错的是___D___
A.11010101 B.10010100 C.0111000 D.10111000
4. 由16片74181 ALU和5片74182 CLA器件相配合组成的64位运算部件，具有如下进位传递功能___D___
A.组内先行进位，组间串行进位 B.行波进位
C.组内串行进位，组间并行进位 D.组内并行进位，组间并行进位
5. 常规乘除法器乘、除运算过程采用部分积、余数左移的做法，其好处是___C___
A.提高运算速度 B. 提高运算精度 C. 节省加法器的位数 D. 便于控制
6. 某SRAM芯片，其存储容量为64K×16位，该芯片的地址线和数据线的数目为___D___
A. 64，16 B. 16，64 C. 64，8 D. 16，16
7. 某机机器字长为32位，存储容量是1MB，若按字编址，它的寻址范围是___C___
A. 0~(1M-1) B. 0~(512K-1)B C. 0~(256K-1) D. 0~256KB
8. 主存和CPU之间增加Cache的目的是___A___
A. 解决CPU和主存之间的速度匹配问题 B. 扩大主存的容量
C. 扩大CPU中通用寄存器的数量
D. 既扩大主存容量又扩大CPU通用寄存器数量
9. 采用虚拟存储器的主要目的是___B___
A. 提高主存的存取速度
B. 扩大主存的存储空间，并能进行自动管理和调度
C. 提高外存储器的存取速度
D. 扩大外存储器的存储空间
10. 在Cache的地址映射中，若主存中的任意一块均可映射到Cache内的任意一行的位置上，则这种方法称为___A___
A. 全相联映射 B. 直接映射 C. 组相联映射 D. 混合映射
11. 若磁盘的转速提高一倍，则___B___
A. 平均存取时间减半 B. 平均等待时间减半
C. 存储密度可以提高一倍 D. 平均定位时间不变
12. 指令系统中采用不同的寻址方式的目的主要是___B___
A.实现存储程序和程序控制
B.缩短指令长度，扩大寻址空间，提高编程灵活性
C.可以直接访问外存
D.提供扩展操作码的可能并降低指令译码难度
13. 寄存器间接寻址方式中，操作数在___B___中。
A.通用寄存器 B. 主存单元 C. 程序计数器 D. 堆栈
14. 下列几项中，不符合RISC指令系统的特点是___B___
A.指令长度固定，指令种类少
B.寻址方式种类尽量减少，指令功能尽可能强
C.增加寄存器的数目，以尽量减少访存次数
D.选取使用频率最高的一些简单指令，以及很有用但不复杂的指令 15. 在以下描述的流水CPU基本概念中，正确的表述是___B___ A.流水CPU是以空间并行性为原理构造的处理器 B.流水CPU是以时间并行性为原理构造的处理器 C.流水CPU一定是RISC机器 D.流水CPU一定是多媒体CPU 16. 在微程序控制器中，机器指令和微指令的关系是___C___ A.每一条机器指令由一条微指令来执行 B.一条微指令由若干条机器指令组成
C.每一条机器指令由一段用微指令组成的微程序来解释 D.一段微程序由一条机器指令来执行
17. 关于微指令的编码方式，下面叙述正确的是___B___ A.直接表示法和编码表示法不影响微指令的长度 B.一般情况下，直接表示法的微指令位数多 C.一般情况下，编码表示法的微指令位数多 D.以上都不对
18. 在总线独立请求方式下，若有几个设备，则___A___ A.有几个总线请求信号和几个总线响应信号 B.有一个总线请求信号和一个总线响应信号 C.总线请求信号多于总线响应信号 D.总线请求信号少于总线响应信号 19. 为实现多重中断，保护断点和现场使用___D___ A.ROM B. 中断向量表 C. 设备内的寄存器 D. 堆栈 20. DMA方式是在___B___之间建立直接的数据通路。
A. CPU与外围设备 B. 主存与外围设备 C. 外设与外设 D. CPU与主存
计算机组成与结构试题二、简答题
1. 已知：x=0.1011，y= -0.0101，求：[x]补[x]补，[x]补[y]补,[y]补,[y]补
解：
[x]补=0.1011，[x/2]补=0.01011，[x/4]补=0.001011， [-x]补=1.0101 [y]补=1.1011，[y/2]补=1.11011，[y/4]补=1.111011， [-y]补=0.0101
2. 何谓多级存储体系结构?请简要论述设计多级存储体系结构的目的和其之所以能
发挥效用的原因。
答：多级存储体系结构一般可分为高速缓冲存储器(Cache)、主存、外存三个层次，有时候还包括CPU内部的寄存器以及控制存储器等。 设计多级存储体系结构的目的是为了解决存储系统尽可能高的存取速度、尽可能大的存储容量以及尽可能低的成本之间的矛盾。 Cache是高速小容量的存储器，利用CPU运行程序的局部性原理，把最活跃的程序和数据放到Cache中，则从CPU的角度看存储系统，看到的是Cache的速度、主存的容量和接近主存的位价格。 外存是大容量的存储器，存放大量CPU暂时不用的程序和数据，当CPU需要时再从外存把程序和数据调入主存，以满足对计算机大容量存储的要求。 主存有适当的容量和存取速度，能容纳系统的核心软件和较多或较大的用户程序。
3. 在CPU中，哪些寄存器属于控制用的指令部件?它们各起什么作用?
答：
(1) 程序计数器PC，提供取指地址，从而控制程序执行顺序。
(2) 指令寄存器IR，存放现行指令，作为产生各种微操作命令的基本逻辑依据。 (3) 指令译码器ID，对指令译码以区分出不同的指令。
4. 分析下图所示电路的基本原理，说明它属于哪种总线仲裁方式，并说明这种总线仲
裁方式的优缺点。
答：属于独立请求仲裁方式。
优点：仲裁速度快，并对优先次序的'控制更加灵活，可以预先固定优先次序，
也可以通过程序来改变优先次序，并且可以在必要时屏蔽某些设备的请求。 缺点：需要较多的控制线，控制线的数量限制了设备的数量。
5. 试比较程序中断方式与DMA方式有哪些不同。
答：程序中断方式与DMA方式主要有以下几点不同：
(1) 程序中断是用中断服务程序处理中断事件，其实质是CPU的程序切换，所以要
进行CPU现场的保护和恢复操作;DMA方式是由DMA控制器控制数据的交换，每交换一次，CPU让出一个存取周期(周期挪用)，不改变CPU现场。
(2) 程序中断不仅具有数据传送能力，而且还能处理异常事件，完成较复杂的处理;
DMA只能实现数据的传输和简单的数据加工。
(3) 程序中断开销大于DMA，DMA是以硬件为代价换取CPU的时间。
(4) CPU响应中断与响应DMA请求的时机不同。CPU对中断的响应是在执行完一
条指令之后，而对DMA的响应则可以在指令执行过程中的任何两个存储周期之间。
(5) DMA请求的优先权高于一般的程序中断。当一条指令执行结束时，CPU先检
测是否有DMA请求。若有DMA请求，则响应DAM请求。主要是为了避免DMA所连接的高速外设丢失数据。
6. 一次中断处理过程中，最多可有几次关中断和开中断，它们分别是基于什么目的?
答：各两次
第一次关中断：保证在保存断点和现场的一段时间内，CPU不能响应其他的中断 第一次开中断：允许中断嵌套，可以响应优先级更高的中断请求 第二次关中断：确保在恢复现场的过程中不响应其他的中断。 第二次开中断：现场恢复结束后开中断便于响应新的中断请求。
计算机组成与结构试题三、计算设计题
1. 已知x= -0.1001，y=0.1101，试用原码加减交替除法求x/y=?写出计算机的运算过
程及运算结果。
解：[x]原=1.1001，[y]原=0.1101，[y]补=00.1101，[-y]补=11.0011。
商的符号位qs=0⊕1=1，机器的运算过程如下：
所以，[x/y]原= 1.1011，x/y= - 0.1011，余数为0.0001×2-100
2. 若某计算机要求有如下形式的指令：三地址指令4条，单地址指令254条，零地址
指令16条(不要求有二地址指令)。设指令字长为12位，每个地址码长为3位，试用扩展操作码为其编码。 解：
三地址指令：地址码部分占用3×3=9位，剩下12-9=3位表示操作码：000，001，010，011表示4条3地址指令。
单地址指令：地址码部分占用3位，操作码可以扩展到12-3=9位，其中前3位的代码是上述四个操作码以外的4个编码，即首位为1。编码范围是1xxxxxxxx。共有28=256个编码，取其前254个，100000000～111111101。剩下2个作为扩展用。 零地址指令：无地址码部分，12位全部用来表示操作码，其中前9位剩下2个编码与后3位的8个编码正好构成16个操作码。从11111111 0000～11111111 1111表示16条指令。
三地址指令
【计算机组成与结构试题及参考答案】相关文章：